|
1 |
FPGA-SOC嵌入式教学开发系统 |
6.00 |
套 |
杭州康芯电子 |
KXMS65A-CX7020 |
是 |
一、总体要求：
1、采用实验箱模块化结构；
2、可完成嵌入式核类实验；
3、兼容国产和进口FPGA；
4、可兼完成基础实验
二 、 实验台技术性能：
1、输入电源：单相三线220V±10% 50Hz
2、工作环境：温度-10℃～+40℃ 相对湿度＜85%(25℃)
3、外形尺寸： 49X23.5X13CM、装置容量：＜20W
4、箱体采用铝合金包边，防火面板。
三、系统分四大部分 核心板+动态配置IO+扩展部分+扩展板）
（一）、核心板
1、板载USB-JTAG集成下载器
2、存储器类：QSPI 32MB、128MB;eMMC:8GB;DDR3:8GB
3、通信接口，Type-c方式：2路UART、2路USB HOST接口、1路USB2.0 SLAVE接口 ，2路BOOT4种模式。
4、1TF卡座，配镜像文件36G卡、1路PS端千兆网口
5、显示器接口：1路HDMI接口、1路7寸电容触摸屏。
6、PL:50M时钟源,PS:33.33时钟源
7、6组LED：3PL端、3PS端
8、5组按键:4PL端、3PS端
9、FPGA ZYNG XC7z020CLG484,双核ARM Cortex-9 MPcore。
10、5X40芯177个GPIO脚扩展座，可接摄像头、扩展模块等
11核心板可独立使用
12、核心板USB供电和12V电源适配器，或主系统开关电源供电。
*（二)、高效基础实验装置：动态配置IO-可重构实验电路结构模块
1、提配备高效实验装置：动态配置IO-可重构实验电路结构功能模块，
★1、智能控制实验模块：动态配置IO-可重构实验电路结构，提供《科技查新报告》。
★（1）提供≥11套实验电路模式，≥64组IO脚可动态配置；64组IO在不同实验模式下，IO锁定的位置不同，可同时输入16进制显示不少于32位二进制数据，同时输出16进制显示不少于32位二进制式。
★（2）、不少于8数码管可切换成带有自动译码器式，七段译码式、动态扫描式等电路;
★（3）、提供不少于12组LED可切换成并行式、串行式、4位一组累加式
★（4）、≥8组按键可切换成高、低电平式、单脉冲式、琴键式、消抖动和非消抖动式、单键一次输出四位式。
2、时钟选择≥0.5Hz-50MHz,共20组，可通过1个按键进行选择，一个按键进行对系统复位；
3、提供不小于1.77寸LCD,可对电路模式进行显示、显示输入16进制输入信号，可同时可显示32位，可显示当前选择的频率值；
4、配备2组PS/2、蜂鸣器、温度传感器；
5、USB接口，可独立对此板供电，并备有串口通信功能
（三）扩展部分
1、7寸TFT电容触摸彩屏
2、6组可接插扩展板标准40芯座(可固定扩展板，易更换，无需排线连接）
（四）扩展模块
1、VGAPS/2SD模块
2、4X4矩阵键盘
3、16位开关+16位LED模块
4、36组单脉冲轻触按键模块
5、500万像素摄像头模块
四、提供资料
1、提供实验部分所以源码
2、提供实验平台的说明手册和实验手册、实验PPT等。
3、提供教学自由，实验视频、课件，实验指导书等 |
