采购单位：广东工业大学 |
联系人：****** |
E-mail：****** |
联系电话：****** |
传真：****** |
联系手机：****** |
邮编：****** |
平台联系电话（异议）：****** |
|
项目名称：
纳米级IC设计与设计验证软件包
|
竞价编号：JJ19110709314569 |
采购类型：其他 |
开始时间：2019-11-11 13:59:36 |
项目预算(元)：462,000.00 |
结束时间：2019-11-14 15:00:00 |
质保期及售后要求：无 |
|
其他要求：无 |
| 资格及商务响应情况 | ||||
|---|---|---|---|---|
| 项目 | 竞价要求 | 响应情况 | ||
| 资格条件 | ★一、报价供应商需提供报价货物制造商公开发布的印刷资料或检测机构出具的检测报告或报价货物制造商对技术参数出具的证明复印件，否则有权视相应技术参数响应不符合报价要求（如所提供的技术支持资料为英文版，请同时提供中文简体字译本）。 | 完全响应 | ||
| 付款方式 | ★付款方式 1.成交人在货款结算时需交纳合同总金额5%的保修保证金给采购人，成交人在保修期间能履行保修条款及服务承诺，保修期满，采购人即不计利息返还其保修保证金。 2.成交人货物安装调试完毕并经双方对货物进行验收合格后，国产货物开具全额销售发票（含税）给采购人；进口货物且能办理免税的，报目的地免税价，凭免税证等相关资料办理付款手续；进口货物不能办理免税的，开具全额销售发票（含税）给采购人。付款按广东工业大学支付的有关规定办理。 | 无 | ||
| 交付时间 | 签订合同后大学城用户指定地点天送货。 | |||
| 履约保证金： | 无需履约保证金 | 无 | ||
| 交付地址 | 小谷围岛外环西路100号 | |||
| 质保期及售后要求 | 无 | 无 | ||
| 其他要求： | 无 | 无 | ||
| 报价情况 | ||||
| 标的名称 | 生产厂商/品牌、型号规格 | 数量 | 响应情况 | 单价（元/%） |
| 纳米级IC设计与设计验证软件包 | *、* | 1.00 | Mentor、 Calibre | 449000.000元 |
| 总报价 | 449000.000 元 | |||
| 技术响应 | ||||
| 标的名称 | 技术要求 | 响应情况 | ||
| 纳米级IC设计与设计验证软件包 | 一、总体要求 1. 用于纳米级模拟、数字和混合信号集成电路的设计、输入、布线与验证的完整软件开发环境。 2. 用于ASIC和FPGA的HDL设计、验证、综合和测试的完整软件开发环境。 3. 20个授权，3年授权期。 二、主要功能 纳米级IC设计功能包括： 1. 原理图输入、网表生成、仿真设置、结果阅览； 2. 提供全定制IC设计流程中的物理布线组件，实现编辑、基于原理图的布线及顶层布局布线； 3. 实现健壮的布局、顶层装配和交互式布线； 4. 提供一个中性语言的混合信号仿真器，支持自上向下或自下向上的数百万门级的模拟/混合信号 SOC设计验证； 5. 模拟仿真器，实现高性能和高速的精确仿真； 6. 专用于模拟和混合信号应用的快速SPICE仿真器； 7. 工业标准的物理验证平台，针对平面式和层次式算法均实现高性能和高容量； 8. 精确的晶体管级、门级和层次的分布参数提取。 IC设计验证功能包括： 9. 完全基于标准的功能验证，支持基于断言的验证、覆盖驱动的验证、testbench自动化和跨时钟域的形式分析，提供丰富的验证IP； 10. testbench自动化工具，自动生成testbench序列用于仿真，无需代数约束以防止非法序列的生成； 11. HDL设计、仿真、硬软件联合验证，FPGA逻辑和物理综合； 12. 基于C的设计和验证，使用C和System C实现设计创建和分析； 13. 可测性分析，扫描、边界扫描和存储测试综合，自动的测试模式生成； 14. 硬件和软件联合验证； 15. 针对混合信号和多语言系统的创建和验证。 | 性能及配置： （一）、总体性能： 1. 用于纳米级模拟、数字和混合信号集成电路的设计、输入、布线与验证的完整软件开发环境。 2. 用于ASIC和FPGA的HDL设计、验证、综合和测试的完整软件开发环境。 3. 20个授权，3年授权期。 （二）、主要功能： 该纳米级IC设计产品的功能包括： 1. 原理图输入、网表生成、仿真设置、结果阅览； 2. 提供全定制IC设计流程中的物理布线组件，实现编辑、基于原理图的布线及顶层布局布线； 3. 实现健壮的布局、顶层装配和交互式布线； 4. 提供一个中性语言的混合信号仿真器，支持自上向下或自下向上的数百万门级的模拟/混合信号 SOC设计验证； 5. 模拟仿真器，实现高性能和高速的精确仿真； 6. 专用于模拟和混合信号应用的快速SPICE仿真器； 7. 工业标准的物理验证平台，针对平面式和层次式算法均实现高性能和高容量； 8. 精确的晶体管级、门级和层次的分布参数提取。 IC设计验证功能包括： 9. 完全基于标准的功能验证，支持基于断言的验证、覆盖驱动的验证、testbench自动化和跨时钟域的形式分析，提供丰富的验证IP； 10. testbench自动化工具，自动生成testbench序列用于仿真，无需代数约束以防止非法序列的生成； 11. HDL设计、仿真、硬软件联合验证，FPGA逻辑和物理综合； 12. 基于C的设计和验证，使用C和System C实现设计创建和分析； 13. 可测性分析，扫描、边界扫描和存储测试综合，自动的测试模式生成； 14. 硬件和软件联合验证； 15. 针对混合信号和多语言系统的创建和验证 | ||
